文 | 半导体产业纵横高亿管理，作者 | 丰宁
"光刻将不再那么重要。"这句话一出便在业界引起巨大争议，这句话来源于英特尔的一位高管。
光刻机，向来被视为半导体制造的命脉。但近期多家芯片巨头释放的信息显示，未来光刻技术可能不再是唯一选择，即便是很难抢到的 High-NA EUV，也多处于"闲置"状态。
High-NA EUV 光刻机，面临滞销
去年，High-NA EUV 热度很高。
ASML 官网显示，其组装了两个 TWINSCAN EXE:5000 高数值孔径光刻系统。其中一个由 ASM 与 imec 合作开发，将于 2024 年安装在 ASML 与 imec 的联合实验室中，预计 2025 年投入量产。另一个由英特尔在 2018 年订购，2023 年 12 月，ASML 正式向英特尔交付了首个 High-NA EUV 光刻系统—— TWINSCAN EXE:5000 的首批模块。
2024 年初，这台光刻机主要组件运抵英特尔；11 月，台积电称年底前会收到 ASML 最先进的 High-NA EUV 光刻机。2025 年 3 月，三星在韩国华城园区引入首台 ASML 造的 TWINSCAN EXE:5000 ，成为英特尔、台积电之后第三家购入的半导体厂商，且三星决定在未来 DRAM 生产中用该技术，竞争对手 SK 海力士也有此计划。
可在实际应用里，芯片巨头们却对 High-NA EUV 打了退堂鼓。
在此前规划里，英特尔或许是应用 High-NA EUV 光刻机最早的公司。
近日，英特尔表示，ASML 的首批两台尖端光刻机已在其工厂"投入生产"，数据显示它们比早期型号更可靠。英特尔高级首席工程师 Steve Carson 表示，英特尔利用 ASML 的 High-NA EUV 光刻机，在一个季度内生产 30000 片晶圆，这种大型硅片可以生产数千个计算芯片。
英特尔计划使用 High-NA EUV 设备来帮助开发 Intel 18A（1.8nm）制造技术，该技术计划于今年晚些时候与新一代 PC 芯片一起量产。该公司表示，计划利用 High-NA EUV 设备全面投入下一代制造技术 Intel 14A（1.4nm）的生产，但尚未透露该技术的量产日期。
台积电：High-NA EUV 大规模应用，最少还需 5 年
对于 High-NA EUV，台积电一直是比较理智的存在。
此前台积电业务开发资深副总经理张晓强表示，虽然对 High-NA EUV 能力印象深刻，但设备价格超过 3.5 亿欧元（3.78 亿美元）。目前的标准型 EUV 光刻机，仍可以支持台积电尖端制程的生产到 2026 年，台积电尖端制程 A16 也将会继续采用标准型 EUV 光刻机来进行生产。
在最近于荷兰阿姆斯特丹举行的台积电技术论坛欧洲站活动上，张晓强再度重申了其对 High-NA EUV 光刻机的长期立场高亿管理，该公司的 A16（1.6nm 级）和 A14（1.4nm 级）工艺技术都不会采用 High-NA EUV 光刻机。
据悉，台积电的技术团队已经找到了一种在 A14 节点上生产芯片的方法，而无需使用 High-NA EUV 光刻机，与标准型的低数值孔径 EUV 系统的 13.5nm 分辨率相比，该工具可提供 8nm 分辨率。
此前台积电曾表示考虑用 High-NA EUV 微影曝光机生产 A10 制程芯片，比其计划于 2025 年底 2nm 领先约两代，这也代表了2030 年后才能看到这种机器大规模量产。
三星推迟 High-NA EUV 使用计划，代工从 1.4nm 开始
尽管三星已引进了 High-NA EUV 光刻机，但这家公司也并没有着急投入使用。
据悉，三星及其竞争对手 SK 海力士均已决定推迟在 DRAM 生产中引入 High-NA EUV 技术的时间。原因是工具设备的成本过高，另外 DRAM 架构即将发生变化，从而让存储器制造商在 High-NA EUV 技术上采取更为谨慎的态度。
根据三星和 SK 海力士的计划，DRAM 架构将分阶段发展——从 6F² 到 4F²，最终发展到 3DDRAM。2030 年之前量产的 4F²DRAM 将需要 EUV 技术处理，预计将采用 High-NA EUV 工具。不过与传统 DRAM 不同，3D DRAM 通过垂直堆叠增加晶体管密度，并不一定需要用到 EUV 技术，无论是普通的 EUV 还是 High-NA EUV 工具，从而消除了对 EUV 技术的需求。这意味着即便投资了 High-NA EUV 光刻机，但实际部署到 DRAM 生产的窗口期可能相对较短。
三星也会将 High-NA EUV 技术引入到逻辑芯片的生产中，正在评估 1.4nm 工艺中的使用，目标 2027 年量产。
刻蚀技术，成为新焦点
在半导体制造中，刻蚀是仅次于光刻的核心工艺，直接决定芯片性能、良率和集成度。随着先进制程向 3nm 及以下演进，刻蚀步骤从传统制程的 10% 占比激增至 50% 以上（以 5nm FinFET 为例，刻蚀次数超 150 次）。
据投资研究平台 Tegus 披露的讨论内容，一位匿名英特尔总监表示，未来晶体管设计将降低对先进光刻设备的依赖，转而提升刻蚀技术的核心地位。
他认为，随着全环绕栅极场效应晶体管和互补场效应晶体管（CFET）等新型结构的发展，高端芯片制造对光刻环节的总体需求将会减弱。
在光刻环节，ASML EUV 及 High-NA 光刻机将电路设计转印至晶圆。后处理环节，通过沉积工艺添加材料，再经刻蚀工艺选择性去除材料形成晶体管结构。
这位高管强调，GAAFET 与 CFET 等三维晶体管结构要求"从各个方向包裹栅极"，使得横向去除多余材料成为关键，"制造商将更专注于通过刻蚀工艺去除材料，而非延长晶圆在光刻机中的处理时间来缩小特征尺寸。"
简单来讲，随着芯片制造中横向方向的重要性日益增加，High-NA EUV 的重要性相比于 EUV 就没那么重要了。
与此同时高亿管理，Lam 等芯片刻蚀公司将发挥更多的作用。
那么光刻机便不再重要了吗？非也。
未来芯片制造将减少对 ASML High-NA EUV 光刻机的依赖，但业界对该设备的需求依旧相当大。
这位高管表示："在 7nm 技术节点附近，EUV 光刻曾起到关键作用，往后这类需求会减少。之所以这样，不只是因为我们在探寻巧妙的侧向材料去除与操控方法，还涉及晶圆对晶圆（wafer- to -wafer ）的技术。存储芯片与逻辑芯片厂商，不再把所有东西都挤压在单晶圆上、让制造难度陡增，而是开始在晶圆背面或晶圆之间寻找‘空间’。
这么做的效果，是降低对最小特征尺寸的依赖—— 毕竟，能在垂直维度和给定平面上，都实现高密度集成。打个比方，不再局限于平铺 ‘郊区’，而是搭建 ‘摩天大楼’。建 ‘摩天大楼’ 时，光刻的需求仍在，但不像打造 ‘郊区’（依赖小特征尺寸）时那么关键。我们不是只在一个方向使劲压缩，而是尝试双向拓展空间。"
ASML EUV，还能走多远？
上述观点一出，业内对于 ASML 的关注度再上一个层级。
业界聚焦的问题主要有三：一是 ASML 年度光刻机出货量；二是其下一代产品进展；三是 ASML 的 EUV 技术还能走多远？
关于第一个问题，ASML 2024 年财报显示，其光刻机全年销量 418 台，包括 44 台 EUV 光刻机、374 台 DUV 光刻机，另外还卖出了 165 台计量和检测系统。
收入来源方面，中国大陆 2024 年为 ASML 贡献了 101.95 亿欧元收入 ( 约合人民币 797.71 亿元 ) ，占比高达 36.1％，遥遥领先。
其次是韩国 64.09 亿欧元，占比 22.7％；美国 45.22 亿欧元，占比 16.0％；中国台湾 43.54 亿欧元，占比 15.4％；欧洲 13 亿欧元，占比 4.6％；日本 11.56 亿欧元，占比 4.1％。
ASML 指出，市场需求不足、晶圆厂准备不足，导致客户对 EUV 光刻机的需求也在推迟，但是DVU 光刻机需求仍然超过交付能力，尤其是来自中国市场的需求十分强劲。
关于第二个问题，在 High-NA EUV 成功推出的同时，ASML 和蔡司还在研究新一代数值孔径为 0.75 NA 的 Hyper NA EUV 光刻系统。
Jos Benschop 表示，Hyper NA EUV 光刻系统的物镜并不一定非得更大，"你也可以把最后一面镜子放在离芯片更近的地方，这样你就会得到同样的效果。缺点是更多的光线会反射回来——这就是镜子的情况。"
Hyper NA EUV 还有一个优点，更大的数值孔径可以处理更多的光线，就像你倒空宽颈的瓶子比清空窄颈的瓶子更快。因此，Hyper NA EUV 不仅能够打印出更清晰的线条，而且打印速度也更快。
根据 Martin van den Brink 此前披露的 ASML 未来 15 年的逻辑器件工艺路线图，利用目前的 0.3NA 的标准型 EUV 光刻机支持到 2025 年 2nm 的量产，再往下就需要通过多重曝光技术来实现，但支持到 2027 年量产的 1.4nm 将会是极限。
关于第三个问题，根据 Research and Markets、Future Market Insights 数据，ASML 控制着全球 75% 至 80% 的 EUV 光刻市场，其技术无人能及。ASML 为所有主要芯片制造商提供产品，实际上垄断了 EUV 系统领域，该领域贡献了其近四分之一的总收入。
ASML 的 EUV 技术重塑了芯片制造业，并且很可能在未来至少 10 到 20 年内保持关键地位。
当然，在这个过程中，ASML 也需要面临来自业界各方的挑战。
新型光刻技术，陆续面世
此外，目前 ASML 的 EUV 光刻机所采用的是被称为激光等离子体 EUV 光源（EUV-LPP），但随着半导体制程的持续推进，EUV-LPP 也将面临更多的挑战。作为 LPP-EUV 技术的替代，近年来，美国、中国、日本等国家的研究机构都在研发基于直线电子加速器的自由电子激光技术的 EUV 光源（EUV-FEL）系统，该技术利用磁铁影响电子，可以产生任何波长的光，并且其光源功率足以同时支持 10~20 台 EUV 光刻机。这种方法不仅可以绕过 ASML 所采用的 EUV-LPP 技术路线，还可大幅降低 EUV 光源的系统成本。
ASML 在 2015 年左右也研究了 EUV-FEL 技术，虽然该技术是有效的，却不符合当前需求。因为粒子加速器体积庞大覆盖了整个建筑物，并不适合当前的晶圆厂。而且，一旦 EUV-FEL 光源产生故障或需要维护，那么接入该光源的 10 多条生产线都将面临停机问题。对于大多数的芯片制造商或者晶圆代工厂商来说，如果其在一个地区只建几座晶圆厂，那么也就没有必要用这样的一个重型光源。
美国初创公司 Xlight 报告称，它希望在 2028 年将 EUV-FEL 光源的原型与 ASML 机器连接起来。
初创公司 Lace LithographyAS ( 挪威卑尔根 ) 也正在开发一种光刻技术，该技术使用向表面发射的原子来定义特征，其分辨率超出了极紫外光刻技术的极限。
Lace Litho 所称的 BEUV 理论上可以实现更精细的特征，支持晶体管的持续小型化并延伸摩尔定律。
传统的 EUV 系统使用 13.5nm 波长的光，通过一系列反射镜和掩模在晶圆上形成图案。原子光刻技术能够实现直接无掩模图案化，其分辨率甚至小于受波长限制的 EUV 系统所能达到的分辨率。
该公司在其网站上声称："通过使用原子代替光，我们为芯片制造商提供了领先当前技术 15 年的功能，而且成本更低、能耗更低。"
除了上述技术外，纳米压印光刻、电子束光刻机等新型光刻技术也在不断发展。纳米压印光刻通过压印模具的方式，直接将图案复制到光刻胶上，相比传统光刻，能够以更低的成本实现高分辨率图形转移，已经在一些特殊领域得到应用。电子束光刻机则可以直接利用电子束在光刻胶上绘制图案，具有极高的分辨率和灵活性，特别适用于小批量、高精度芯片的制造。
尽管目前 ASML 凭借成熟的产业链、庞大的装机量以及稳定的客户关系占据优势高亿管理，但新兴技术带来的潜在威胁不容忽视。
扬帆配资提示：文章来自网络，不代表本站观点。
沪深京指数
热点资讯
